AMD 宣布采用台积电 2nm 工艺量产下一代霄龙处理器「Venice」
AMD 于 5 月 21 日宣布，其代号为「Venice（威尼斯）」的下一代 EPYC（霄龙）中央处理器已正式开启量产，该芯片采用台积电 2nm 工艺技术，是业内高性能计算领域首款投入量产的 2nm 产品，AMD 还计划将数据中心 CPU 的 2nm 工艺延伸至后续新品「Verano」。
AMD 于 5 月 21 日宣布，其代号为「Venice（威尼斯）」的下一代 EPYC（霄龙）中央处理器已正式开启量产，该芯片采用台积电 2nm 工艺技术，是业内高性能计算领域首款投入量产的 2nm 产品，AMD 还计划将数据中心 CPU 的 2nm 工艺延伸至后续新品「Verano」。