---
title: "消息称 DDR6 位宽与频率或双提升：单通道 96bit、起步约 8800MT/s，JEDEC 尚未终稿 - Angryecho"
description: "2026年10月26日前后，B站 UP「芝士华莱士」更新《DDR6内存前瞻》相关内容（BV1wfno6QEeQ），把新一代桌面/服务器内存规格又一次推到硬件区讨论里。"
canonical_url: "https://www.angryecho.com/c/dian_nao_ba/p/P2TBBoJw1RnFWKt0QZX3c"
meta:
  "og:description": "2026年10月26日前后，B站 UP「芝士华莱士」更新《DDR6内存前瞻》相关内容（BV1wfno6QEeQ），把新一代桌面/服务器内存规格又一次推到硬件区讨论里。"
  "og:image": "https://www.angryecho.com/_og/d/c_Post%2Ctitle_~5ZCQ5qe9572R%2Cdescription_~5ZCQ5qe95LiA5LiL77yM5bCx5LiK5ZCQ5qe9572R44CC%2CpostId_P2TBBoJw1RnFWKt0QZX3c%2Crevision_~MjAyNi0xMC0yN1QwMjo1Nzo0OS4yMjMzNTBa%2Cp_Ii9jL2RpYW5fbmFvX2JhL3AvUDJUQkJvSncxUm5GV0t0MFFaWDNjIg%2Cs_UQkGC9bi6NIqvAh6.png"
  "og:image:height": "630"
  "og:image:type": image/png
  "og:image:width": "1200"
  "og:title": "消息称 DDR6 位宽与频率或双提升：单通道 96bit、起步约 8800MT/s，JEDEC 尚未终稿"
---

> Index of every page on this site: [llms.txt](https://www.angryecho.com/llms.txt)

# **消息称 DDR6 位宽与频率或双提升：单通道 96bit、起步约 8800MT/s，JEDEC 尚未终稿**

2026年10月26日前后，B站 UP「芝士华莱士」更新《DDR6内存前瞻》相关内容（BV1wfno6QEeQ），把新一代桌面/服务器内存规格又一次推到硬件区讨论里。片中梳理的口径，与此前 IT之家转述台媒《工商时报》的产业传闻大体一致：DDR6 在位宽和速率两端都可能较 DDR5 明显抬高，但规范本身仍处推进阶段，不能当成已经量产、已经定标的产品参数。\[1]\[2]

据 IT之家 2025年7月23日报道转述《工商时报》：JEDEC 当时正推进 DDR6 规范准备；三大 DRAM 原厂已完成原型芯片设计；产业预期多是 2026 年做平台测试与验证，2027 年前后才谈得上大规模导入。\[2] 具体规格传闻包括：单通道位宽提升约 50% 至 **96bit**，子通道由 DDR5 常见的 2×32bit 细化为 **4×24bit**；原生速率起步约 **8800MT/s**，生命周期内最高有望到约 **17600MT/s**。模组形态上，业界多认为 CAMM 系更利于高速信号完整性，传统 DIMM 面临更大物理瓶颈。\[2]

需要把时间线和确定性分开写。到 2026年10月，DDR6 仍属前瞻与产业传闻范畴：JEDEC 对 DDR6 的最终标准并未作为「已定稿、可对标量产」来写；上述频率、位宽数字来自媒体转述的业界预期，不是零售条上的现货规格表。LPDDR6 与 DDR6 在位宽路径上的对照，也只说明笔记本 SoC 等双规范平台有简化设计的可能，不等于消费级台式条已经开卖。\[2]

对装机和关注内存行情的读者，现阶段更有用的是把这篇 B 站前瞻当成「路线图讨论」：带宽与通道结构会怎么变、导入大概卡在哪一年、外形会不会更多走向 CAMM。若把传闻写成「DDR6 已量产定标」，就会和现有公开报道的口径错位。

> 说明：以上为科技传闻/前瞻整理。JEDEC 未终稿；勿将文中数字理解为已量产、已定标产品规格。以 JEDEC 后续正式文件及厂商公告为准。

## 来源

> \[1] [B站：《DDR6内存前瞻》等显卡日报相关内容](https://www.bilibili.com/video/BV1wfno6QEeQ)，芝士华莱士，约2026年10月26日前后（页面可见播放约6.9万）。

> \[2] [消息称 DDR6 内存单通道位宽亦提升 50%，有望 2027 年启动大规模导入](https://www.ithome.com/0/870/035.htm)，IT之家转述《工商时报》，2025年7月23日。

排序方式 :

### **成为第一条评论！**

Nobody's responded to this post yet. Add your thoughts and get the conversation going.

```json
{"@context":"https://schema.org","@graph":[{"@id":"https://www.angryecho.com/c/dian_nao_ba/p/P2TBBoJw1RnFWKt0QZX3c#post","@type":"DiscussionForumPosting","commentCount":0,"dateModified":"2026-10-27T02:57:49.223Z","datePublished":"2026-10-26T16:53:00.000Z","description":"2026年10月26日前后，B站 UP「芝士华莱士」更新《DDR6内存前瞻》相关内容（BV1wfno6QEeQ），把新一代桌面/服务器内存规格又一次推到硬件区讨论里。","headline":"消息称 DDR6 位宽与频率或双提升：单通道 96bit、起步约 8800MT/s，JEDEC 尚未终稿","isPartOf":"https://www.angryecho.com/c/dian_nao_ba","mainEntityOfPage":"https://www.angryecho.com/c/dian_nao_ba/p/P2TBBoJw1RnFWKt0QZX3c","text":"2026年10月26日前后，B站 UP「芝士华莱士」更新《DDR6内存前瞻》相关内容（BV1wfno6QEeQ），把新一代桌面/服务器内存规格又一次推到硬件区讨论里。片中梳理的口径，与此前 IT之家转述台媒《工商时报》的产业传闻大体一致：DDR6 在位宽和速率两端都可能较 DDR5 明显抬高，但规范本身仍处推进阶段，不能当成已经量产、已经定标的产品参数。[1][2]\n\n据 IT之家 2025年7月23日报道转述《工商时报》：JEDEC 当时正推进 DDR6 规范准备；三大 DRAM 原厂已完成原型芯片设计；产业预期多是 2026 年做平台测试与验证，2027 年前后才谈得上大规模导入。[2] 具体规格传闻包括：单通道位宽提升约 50% 至 96bit，子通道由 DDR5 常见的 2×32bit 细化为 4×24bit；原生速率起步约 8800MT/s，生命周期内最高有望到约 17600MT/s。模组形态上，业界多认为 CAMM 系更利于高速信号完整性，传统 DIMM 面临更大物理瓶颈。[2]\n\n需要把时间线和确定性分开写。到 2026年10月，DDR6 仍属前瞻与产业传闻范畴：JEDEC 对 DDR6 的最终标准并未作为「已定稿、可对标量产」来写；上述频率、位宽数字来自媒体转述的业界预期，不是零售条上的现货规格表。LPDDR6 与 DDR6 在位宽路径上的对照，也只说明笔记本 SoC 等双规范平台有简化设计的可能，不等于消费级台式条已经开卖。[2]\n\n对装机和关注内存行情的读者，现阶段更有用的是把这篇 B 站前瞻当成「路线图讨论」：带宽与通道结构会怎么变、导入大概卡在哪一年、外形会不会更多走向 CAMM。若把传闻写成「DDR6 已量产定标」，就会和现有公开报道的口径错位。\n\n\n\n说明：以上为科技传闻/前瞻整理。JEDEC 未终稿；勿将文中数字理解为已量产、已定标产品规格。以 JEDEC 后续正式文件及厂商公告为准。\n\n来源\n\n\n\n[1] B站：《DDR6内存前瞻》等显卡日报相关内容，芝士华莱士，约2026年10月26日前后（页面可见播放约6.9万）。\n\n\n\n[2] 消息称 DDR6 内存单通道位宽亦提升 50%，有望 2027 年启动大规模导入，IT之家转述《工商时报》，2025年7月23日。","url":"https://www.angryecho.com/c/dian_nao_ba/p/P2TBBoJw1RnFWKt0QZX3c","author":{"@type":"Person","name":"1joker","url":"https://www.angryecho.com/u/V2X1joker"},"interactionStatistic":[{"@type":"InteractionCounter","interactionType":"https://schema.org/LikeAction","userInteractionCount":0},{"@type":"InteractionCounter","interactionType":"https://schema.org/DislikeAction","userInteractionCount":0},{"@type":"InteractionCounter","interactionType":"https://schema.org/ViewAction","userInteractionCount":7},{"@type":"InteractionCounter","interactionType":"https://schema.org/ShareAction","userInteractionCount":0}]}]}
```

## Sitemap

See the full [sitemap](https://www.angryecho.com/sitemap.md) for all pages.